Semicon Microcontroller Voltage regilatè IC Chips TPS62420DRCR SON10 Elektwonik konpozan BOM lis sèvis
Atribi pwodwi
| TIP | DESKRIPSYON |
| Kategori | Sikwi entegre (IC) |
| Mfr | Texas Instruments |
| Seri | - |
| Pake | Tap & Bobine (TR) Koupe tep (CT) Digi-Reel® |
| SPQ | 3000T&R |
| Estati pwodwi | Aktif |
| Fonksyon | Desann |
| Konfigirasyon Sòti a | Pozitif |
| Topoloji | Buck |
| Kalite Sòti | Reglabl |
| Kantite Sòti yo | 2 |
| Voltage - Antre (Min) | 2.5V |
| Voltage - Antre (Max) | 6V |
| Voltage - Sòti (Min/Fiks) | 0.6V |
| Voltage - Sòti (Max) | 6V |
| Kouran - Sòti | 600mA, 1A |
| Frekans - Chanje | 2.25MHz |
| Synchrone redresman | Wi |
| Tanperati Fonksyònman | -40°C ~ 85°C (TA) |
| Kalite aliye | Sifas mòn |
| Pake / Ka | 10-VFDFN Ekspoze Pad |
| Pake Aparèy Founisè | 10-VSON (3x3) |
| Nimewo pwodwi de baz | TPS62420 |
Konsèp anbalaj:
Sans etwat: Pwosesis pou fè aranjman, mete, ak konekte chips ak lòt eleman sou yon ankadreman oswa substra lè l sèvi avèk teknoloji fim ak teknik mikrofabrikasyon, ki mennen nan tèminal ak repare yo pa po ak yon mwayen izolasyon pèrmeabl yo fòme yon estrikti jeneral ki genyen twa dimansyon.
An jeneral: pwosesis pou konekte ak fikse yon pake nan yon substra, rasanble li nan yon sistèm konplè oswa aparèy elektwonik, epi asire pèfòmans konplè nan tout sistèm nan.
Fonksyon reyalize pa anbalaj chip.
1. transfere fonksyon;2. transfere siyal sikwi;3. bay yon mwayen pou dissipation chalè;4. estriktirèl pwoteksyon ak sipò.
Nivo teknik anbalaj jeni.
Jeni anbalaj kòmanse apre yo fin fè chip IC a epi li gen ladan tout pwosesis yo anvan chip IC a kole ak fiks, konekte, ankapsule, sele ak pwoteje, konekte ak tablo sikwi a, epi sistèm nan reyini jiskaske pwodwi final la fini.
Premye nivo: ke yo rele tou anbalaj nivo chip, se pwosesis pou fikse, konekte, ak pwoteje chip IC nan substra anbalaj oswa ankadreman plon, fè li yon eleman modil (asanble) ki ka fasil pou ranmase epi transpòte ak konekte. nan pwochen nivo asanble a.
Nivo 2: Pwosesis pou konbine plizyè pakè soti nan nivo 1 ak lòt konpozan elektwonik pou fòme yon kat sikwi.Nivo 3: Pwosesis pou konbine plizyè kat sikwi ki te rasanble nan pakè ki te konplete nan nivo 2 pou fòme yon eleman oswa yon sous-sistèm sou tablo prensipal la.
Nivo 4: Pwosesis pou rasanble plizyè subsistèm nan yon pwodwi elektwonik konplè.
Nan chip.Pwosesis konekte eleman sikwi entegre sou yon chip tou ke yo rekonèt kòm anbalaj zewo-nivo, kidonk jeni anbalaj kapab tou distenge pa senk nivo.
Klasifikasyon pakè:
1, dapre kantite chips IC nan pake a: pake sèl chip (SCP) ak pake milti-chip (MCP).
2, dapre distenksyon materyèl la sele: materyèl polymère (plastik) ak seramik.
3, dapre aparèy la ak mòd entèkoneksyon tablo sikwi: kalite ensèsyon PIN (PTH) ak kalite mòn sifas (SMT) 4, dapre fòm distribisyon PIN: broch sèl-sided, broch doub-sided, broch kat-sided, ak broch anba yo.
Aparèy SMT gen L-tip, J-kalite, ak I-kalite broch metal.
SIP:single-row package SQP: miniaturized package MCP: metal pot package DIP: doub-row package CSP: chip size package QFP: quad-sided flat package PGA: dot matrix package BGA: boul griy array package LCCC: leadless seramik chip konpayi asirans
