Entwodiksyon nan pwosesis la Retounen Manje wafer
1. Objektif Retounen Manje
Nan pwosesis la nan fè semi-conducteurs soti nan wafers, aparans nan wafers toujou ap chanje.Premyèman, nan pwosesis fabrikasyon wafer la, Edge ak sifas wafer la poli, yon pwosesis ki anjeneral moulen tou de bò wafer la.Apre fen pwosesis la devan-fen, ou ka kòmanse pwosesis la fanm k'ap pile dèyè ki sèlman moulen do a nan wafer la, ki ka retire kontaminasyon an chimik nan pwosesis la devan-fen epi redwi epesè nan chip la, ki se trè apwopriye. pou pwodiksyon an nan bato mens monte sou kat IC oswa aparèy mobil.Anplis de sa, pwosesis sa a gen avantaj ki genyen nan diminye rezistans, diminye konsomasyon pouvwa, ogmante konduktiviti tèmik ak rapidman gaye chalè nan do a nan wafer la.Men, an menm tan an, paske wafer la mens, li fasil pou kase oswa defòme pa fòs ekstèn, sa ki fè etap pwosesis la pi difisil.
2. Retounen Manje (Retounen Manje) pwosesis detaye
Retounen fanm k'ap pile ka divize an twa etap sa yo: premye, kole pwoteksyon Tape Laminasyon sou wafer la;Dezyèmman, moulen dèyè wafer la;Twazyèmman, anvan yo separe chip la soti nan Wafer la, wafer la bezwen mete sou Wafer Mounting ki pwoteje kasèt la.Pwosesis pansman wafer la se etap preparasyon pou separe achip(koupe chip la) ak Se poutèt sa kapab tou enkli nan pwosesis la koupe.Nan dènye ane yo, kòm chips yo te vin pi mens, sekans pwosesis la ka chanje tou, ak etap pwosesis yo te vin pi rafine.
3. Pwosesis laminasyon tep pou pwoteksyon wafer
Premye etap la nan fanm k'ap pile dèyè a se kouch la.Sa a se yon pwosesis kouch ki kole tep sou devan wafer la.Lè fanm k'ap pile sou do a, konpoze Silisyòm yo pral gaye alantou, ak wafer la ka krak oswa defòme tou akòz fòs ekstèn pandan pwosesis sa a, ak pi gwo zòn nan wafer, plis sansib a fenomèn sa a.Se poutèt sa, anvan fanm k'ap pile do a, se yon mens Ultra Violet (UV) fim ble tache pwoteje wafer la.
Lè w ap aplike fim nan, yo nan lòd yo pa fè okenn espas oswa bul lè ant wafer la ak kasèt la, li nesesè ogmante fòs la adezif.Sepandan, apre yo fin fanm k'ap pile sou do a, kasèt la sou wafer la ta dwe iradyasyon pa limyè iltravyolèt diminye fòs la adezif.Apre retire rad sou ou, rezidi kasèt pa dwe rete sou sifas wafer la.Pafwa, pwosesis la pral sèvi ak yon adezyon fèb ak tandans fè ti wonn ki pa iltravyolèt diminye tretman manbràn, byenke anpil dezavantaj, men chè.Anplis de sa, fim Bump, ki se de fwa pi epè ke manbràn rediksyon UV, yo tou itilize, epi yo espere yo dwe itilize ak ogmante frekans nan tan kap vini an.
4. Epesè wafer a se envès pwopòsyonèl ak pake chip la
Epesè wafer apre fanm k'ap pile dèyè jeneralman redwi soti nan 800-700 µm a 80-70 µm.Wafers eklèsi desann nan yon dizyèm ka anpile kat a sis kouch.Dènyèman, wafers ka menm ka eklèsi a apeprè 20 milimèt pa yon pwosesis de-moulen, kidonk anpile yo nan 16 a 32 kouch, yon estrikti milti-kouch semi-conducteurs ke yo rekonèt kòm yon pake milti-chip (MCP).Nan ka sa a, malgre itilize nan plizyè kouch, wotè total pake a fini pa dwe depase yon epesè sèten, ki se poukisa pi mens fanm k'ap pile wafers yo toujou pouswiv.Pi mens wafer la, plis domaj la gen, ak pi difisil pwosesis pwochen an se.Se poutèt sa, teknoloji avanse bezwen amelyore pwoblèm sa a.
5. Chanjman nan tounen fanm k'ap pile metòd
Pa koupe wafers kòm mens ke posib simonte limit yo nan teknik pwosesis, backside fanm k'ap pile teknoloji kontinye evolye.Pou wafers komen ak yon epesè 50 oswa pi gwo, dèyè Manje enplike twa etap: yon Rough Grinding ak Lè sa a, yon Fine Grinding, kote wafer la koupe ak poli apre de sesyon fanm k'ap pile.Nan pwen sa a, menm jan ak polisaj chimik mekanik (CMP), lisier ak dlo deyonize yo anjeneral aplike ant pad polisaj la ak wafer la.Travay polisaj sa a ka diminye friksyon ki genyen ant wafer la ak pad polisaj la, epi fè sifas la klere.Lè wafer la pi epè, Super Fine Grinding ka itilize, men wafer la pi mens, plis polisaj la nesesè.
Si wafer la vin pi mens, li gen tandans fè defo ekstèn pandan pwosesis la koupe.Se poutèt sa, si epesè wafer la se 50 µm oswa mwens, sekans pwosesis la ka chanje.Nan moman sa a, yo itilize metòd DBG (Dicing Before Grinding), se sa ki, wafer la koupe an mwatye anvan premye fanm k'ap pile.Se chip la san danje separe ak wafer la nan lòd la Dicing, fanm k'ap pile, ak tranche.Anplis de sa, gen metòd espesyal fanm k'ap pile ki itilize yon plak an vè fò pou anpeche wafer la kraze.
Ak demann lan ogmante pou entegrasyon nan miniaturization nan aparèy elektrik, dèyè teknoloji fanm k'ap pile pa ta dwe sèlman simonte limit li yo, men tou, kontinye devlope.An menm tan an, li pa sèlman nesesè yo rezoud pwoblèm nan defo nan wafer la, men tou, pou prepare pou nouvo pwoblèm ki ka leve nan pwosesis la nan lavni.Pou rezoud pwoblèm sa yo, li ka nesesèchanjesekans pwosesis la, oswa prezante teknoloji grave chimik aplike nan lasemiconductorpwosesis front-end, ak konplètman devlope nouvo metòd pwosesis.Yo nan lòd yo rezoud domaj yo nannan nan gwo-zòn wafers, yo te eksplore yon varyete metòd fanm k'ap pile.Anplis de sa, rechèch ap fèt sou kòman yo resikle salop Silisyòm ki pwodui apre fanm k'ap pile gaufre yo.
Lè poste: 14-Jul-2023