(Nouvo & orijinal) Nan stock 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Atribi pwodwi

 Field Programmable Gate Array

 Aetalaj pòtay jaden pwogramasyon(FPGA) se yonsikwi entegrefèt yo dwe configuré pa yon kliyan oswa yon designer apre fabrikasyon - pakonsekan tèm nanjaden-pwogramab.Se konfigirasyon an FPGA jeneralman espesifye lè l sèvi avèk yonlang deskripsyon pyès ki nan konpitè(HDL), menm jan ak sa yo itilize pou yonsikwi entegre aplikasyon espesifik(ASIC).Dyagram sikwiyo te deja itilize yo presize konfigirasyon an, men sa a se de pli zan pli ra akòz avènement deautomatisation konsepsyon elektwonikzouti.

FPGA yo genyen yon seri depwogramasyon blòk lojik, ak yon yerachi nan entèkoneksyon reconfigurable ki pèmèt blòk yo dwe branche ansanm.Blòk lojik yo ka configuré pou fè konplèksfonksyon konbinezon, oswa aji kòm senppòtay lojiktankouAKepiXOR.Nan pifò FPGA yo, blòk lojik yo enkli toueleman memwa, ki ka senpzèl sapatoswa plis blòk memwa konplè.^[1]Anpil FPGA ka repwograme pou aplike diferanfonksyon lojik, ki pèmèt fleksibreconfigurable informatiquejan yo fèt nanlojisyèl òdinatè.

FPGA yo gen yon wòl remakab nansistèm entegredevlopman akòz kapasite yo nan kòmanse devlopman lojisyèl sistèm ansanm ak pyès ki nan konpitè, pèmèt simulation pèfòmans sistèm nan yon faz trè bonè nan devlopman an, epi pèmèt divès esè sistèm ak iterasyon konsepsyon anvan finalize achitekti sistèm lan.^[2]

Istwa[edite]

Endistri a FPGA pouse soti nanmemwa pwogramasyon lekti sèlman(PROM) akaparèy lojik pwogramasyon(PLDs).PROMs ak PLD yo tou de te gen opsyon pou yo te pwograme nan lo nan yon faktori oswa nan jaden an (field-programmable).^[3]

Alterate fonde an 1983 epi li te delivre premye aparèy lojik reprogrammable endistri a an 1984 - EP300 - ki te gen yon fenèt kwatz nan pake a ki te pèmèt itilizatè yo klere yon lanp iltra-vyolèt sou mouri a pou efase a.EPROMselil ki te kenbe konfigirasyon aparèy la.^[4]

Xilinxte pwodwi premye komèsyalman solid pwogramasyon jaden anetalaj pòtayan 1985^[3]- XC2064 la.^[5]XC2064 la te gen pòtay pwogramasyon ak entèrkonèksyon pwogramasyon ant pòtay, kòmansman yon nouvo teknoloji ak mache.^[6]XC2064 a te gen 64 blòk lojik configurable (CLBs), ak de twa antre.tab rechèch(LUTs).^[7]

An 1987, laNaval Sifas Gè Santte finanse yon eksperyans ki te pwopoze pa Steve Casselman pou devlope yon òdinatè ki ta aplike 600,000 pòtay reprogrammable.Casselman te gen siksè epi yo te bay yon patant ki gen rapò ak sistèm nan an 1992.^[3]

Altera ak Xilinx te kontinye san konteste epi yo te grandi byen vit soti nan 1985 rive nan mitan ane 1990 yo lè konpetitè yo te pouse, ewode yon pati enpòtan nan pati nan mache yo.Pa 1993, Actel (kounye aMicrosemi) t ap sèvi apeprè 18 pousan nan mache a.^[6]

Ane 1990 yo se te yon peryòd kwasans rapid pou FPGA yo, tou de nan konplike sikwi ak volim pwodiksyon an.Nan kòmansman ane 1990 yo, FPGA yo te itilize prensipalman nantelekominikasyon yoepirezo.Nan fen deseni a, FPGA yo te jwenn wout yo nan aplikasyon pou konsomatè, otomobil ak endistriyèl.^[8]

Pa 2013, Altera (31 pousan), Actel (10 pousan) ak Xilinx (36 pousan) ansanm reprezante apeprè 77 pousan nan mache FPGA la.^[9]

Konpayi tankou Microsoft yo te kòmanse sèvi ak FPGA yo pou akselere pèfòmans segondè, sistèm entansif enfòmatik (tankousant done yoki opere yoBing motè rechèch), akòz lapèfòmans pou chak wattavantaj FPGAs delivre.^[10]Microsoft te kòmanse itilize FPGA yoakselereBing nan 2014, ak nan 2018 te kòmanse deplwaye FPGA yo atravè lòt chaj travay sant done pou yo.Azure nwaj informatiqueplatfòm.^[11]

Delè sa yo endike pwogrè nan diferan aspè nan konsepsyon FPGA:

Gates

• 1987: 9,000 pòtay, Xilinx^[6]
• 1992: 600,000, Depatman Lagè Sifas Naval^[3]
• Kòmansman ane 2000 yo: dè milyon^[8]
• 2013: 50 milyon dola, Xilinx^[12]

Gwosè mache

• 1985: Premye FPGA komèsyal: Xilinx XC2064^[5][6]
• 1987: $14 milyon dola^[6]
• c.1993: >$385 milyon^{[6][verifikasyon echwe]}
• 2005: $1.9 milya dola^[13]
• Estimasyon 2010: $2.75 milya dola^[13]
• 2013: $5.4 milya dola^[14]
• Estimasyon 2020: $9.8 milya dola^[14]

Design kòmanse

Akòmanse konsepsyonse yon nouvo konsepsyon koutim pou aplikasyon sou yon FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Konsepsyon[edite]

FPGA kontanporen gen gwo resous nanpòtay lojikak blòk RAM pou aplike kalkil dijital konplèks.Kòm desen FPGA yo anplwaye pousantaj I/O trè vit ak done bidireksyonbis, li vin yon defi pou verifye tan kòrèk done ki valab nan tan konfigirasyon epi kenbe tan.

Planifikasyon etajpèmèt alokasyon resous nan FPGA yo satisfè kontrent tan sa yo.FPGA yo ka itilize pou aplike nenpòt fonksyon lojik ki anASICka fè.Kapasite pou mete ajou fonksyonalite apre anbake,re-konfigirasyon pasyèlnan yon pati nan konsepsyon an^[17]ak pri ki ba jeni ki pa renouvlab ki gen rapò ak yon konsepsyon ASIC (malgre pri inite jeneralman pi wo a), ofri avantaj pou anpil aplikasyon.^[1]

Gen kèk FPGA ki gen karakteristik analòg anplis fonksyon dijital.Karakteristik analòg ki pi komen se yon pwogramasyonpousantaj touyesou chak peny pèsistans yap ogmante jiska, ki te pèmèt enjenyè a pou li tabli ba pousantaj sou alalejè chaje zepeng ki ta san sabagoswakoupinakseptab, epi mete pi gwo pousantaj sou broch ki chaje anpil sou chanèl gwo vitès ki ta ka kouri twò dousman.^[18][19]Yo komen tou kwatz-osilateur kristal, sou-chip rezistans-kapasite osilateur, akfaz-bloke boukak entegreosilateur vòltaj-kontwoleitilize pou jenerasyon revèy ak jesyon kòm byen ke pou gwo vitès serilizer-deserializer (SERDES) transmèt revèy ak rekiperasyon revèy reseptè.Ase komen yo se diferanskonparatèsou broch opinyon ki fèt pou konekte aksiyal diferanschanèl.Kelke "siyal melanjeFPGA yo" gen periferik entegrekonvètisè analòg-a-dijital(ADCs) akkonvètisè dijital-analòg(DACs) ak blòk siyal kondisyone analòg ki pèmèt yo opere kòm yonsistèm-sou-yon-chip(SoC).^[20]Aparèy sa yo flou liy ki genyen ant yon FPGA, ki pote dijital ak zewo sou twal entèkonekte pwogramasyon entèn li yo, aketalaj analòg pwogramasyon jaden(FPAA), ki pote valè analòg sou twal entèkonekte pwogramasyon entèn li yo.

Blòk lojik[edite]

Atik prensipal:Blòk lojik

Egzanp senplifye ilistrasyon yon selil lojik (LUT -Tab rechèch, FA -Viseur konplè, DFF -D-kalite baskile)

Achitekti FPGA ki pi komen an konsiste de yon seri deblòk lojik(yo rele blòk lojik configurable, CLB, oswa blòk etalaj lojik, LAB, tou depann de vandè),I/O kousinen, ak kanal routage.^[1]Anjeneral, tout chanèl routage yo gen menm lajè (kantite fil).Plizyè kousinen I/O ka anfòm nan wotè yon ranje oswa lajè yon kolòn nan etalaj la.

"Yon kous aplikasyon dwe trase nan yon FPGA ak resous adekwat.Pandan ke kantite CLBs/LABs ak I/O ki nesesè yo fasil detèmine nan konsepsyon an, kantite tras wout ki nesesè yo ka varye konsiderableman menm pami konsepsyon ki gen menm kantite lojik.(Pa egzanp, aswitch travèsmande plis routage pase yonetalaj sistolikak menm konte pòtay la.Piske tren routage ki pa itilize yo ogmante pri a (ak diminye pèfòmans lan) nan pati a san yo pa bay okenn benefis, manifaktirè FPGA yo eseye bay jis ase tras pou pifò desen ki pral anfòm an tèm de.tab rechèch(LUTs) ak I/Os kapabanroute.Sa a se detèmine pa estimasyon tankou sa yo ki sòti nanRèg pri lwaye aoswa pa eksperyans ak desen ki deja egziste. ”^[21]Kòm nan 2018,rezo-sou-chipachitekti pou routage ak entèkoneksyon yo ap devlope.^{[sitasyon nesesè]}

An jeneral, yon blòk lojik konsiste de kèk selil lojik (ki rele ALM, LE, tranch elatriye).Yon selil tipik konsiste de yon LUT 4 antre, avidè plen(FA) ak aD-kalite baskile.Sa yo ta ka divize an de LUT 3-antre.Nanmòd nòmalsa yo konbine nan yon LUT 4 antre nan premye amultiplexer(mux).Nanaritmetikmòd, pwodiksyon yo yo manje nan vidè a.Seleksyon an nan mòd pwograme nan dezyèm mux la.Pwodiksyon an ka swasynchroneoswaasynchrone, depann sou pwogramasyon twazyèm mux la.Nan pratik, tout oswa yon pati nan ajoute a seki estoke kòm fonksyonnan LUT yo nan lòd pou konsève pouespas.^[22][23][24]

Blòk difisil[edite]

Fanmi FPGA modèn yo elaji kapasite ki anwo yo pou yo enkli fonksyonalite pi wo nivo fiks nan Silisyòm.Gen fonksyon komen sa yo entegre nan kous la diminye zòn ki nesesè yo epi li bay fonksyon sa yo ogmante vitès konpare ak bati yo soti nan primitif lojik.Egzanp sa yo genyen ladan yomiltiplikatè, jenerikDSP blòk,processeurs entegre, gwo vitès I/O lojik ak entegrememwa.

FPGA ki pi wo yo ka gen gwo vitèstransceiver milti-gigabitepinwayo IP difisiltankounwayo processeur,Ethernet inite kontwòl aksè mwayen,PCI/PCI Expresscontrôleur, ak kontwolè memwa ekstèn.Nwayo sa yo egziste ansanm ak twal la pwogramasyon, men yo bati soti nantranzistòolye pou yo LUT yo pou yo gen ASIC-nivopèfòmansepikonsomasyon pouvwasan yo pa konsome yon kantite lajan enpòtan nan resous twal, kite plis nan twal la gratis pou lojik aplikasyon an espesifik.Transceiver milti-gigabit yo genyen tou sikwi analòg ak pwodiksyon analòg ki gen gwo pèfòmans ansanm ak serilizè ak deserializasyon gwo vitès, konpozan ki pa ka bati nan LUT yo.Pi wo nivo fizik kouch (PHY) fonksyonalite tankouliy kodajka oswa pa ka aplike ansanm ak serilizers yo ak deserializers nan lojik difisil, tou depann de FPGA la.