10AX115H2F34E2SG FPGA Arria® 10 GX Fanmi 1150000 Selil 20nm Teknoloji 0.9V 1152-Pin FC-FBGA

CPLD se abrevyasyon aparèy lojik konplèks pwogramasyon, FPGA se abrevyasyon etalaj pòtay pwogramasyon jaden, fonksyon de la se fondamantalman menm, men prensip aplikasyon an se yon ti kras diferan, kidonk nou ka pafwa inyore diferans ki genyen ant de la, kolektivman. refere yo kòm aparèy lojik pwogramasyon oswa CPLD/FPGA.Gen plizyè konpayi ki pwodui CPLD/FPGas, twa pi gwo yo se ALTERA, XILINX, ak LAT-TICE.Fonksyon lojik dekonpozisyon CPLD se trè fò, yon inite macro ka dekonpoze yon douzèn oswa menm plis pase 20-30 opinyon lojik konbinezon.Sepandan, yon LUT nan FPGA ka sèlman okipe lojik konbinezon an nan 4 entrain, kidonk CPLD se apwopriye pou desine lojik konbinezon konplèks tankou dekodaj.Sepandan, pwosesis fabrikasyon FPGA detèmine kantite LUT ak deklanche ki genyen nan chip FPGA a trè gwo, souvan dè milye de milye, CPLD ka jeneralman sèlman reyalize 512 inite lojik, epi si pri chip la divize pa kantite lojik. inite yo, pri mwayèn lojik inite FPGA a pi ba anpil pase CPLD.Se konsa, si yon gwo kantite deklanche yo itilize nan konsepsyon an, tankou desine yon lojik distribisyon konplèks, Lè sa a, lè l sèvi avèk yon FPGA se yon bon chwa.

Malgre ke tou de FPGA ak CPLD yo se aparèy ASIC pwogramasyon epi yo gen anpil karakteristik komen, akòz diferans ki genyen nan estrikti a nan CPLD ak FPGA, yo gen karakteristik pwòp yo:

• CPLD se pi apwopriye pou ranpli divès algoritm ak lojik konbinatwa, ak FPGA se pi apwopriye pou ranpli lojik sekans.Nan lòt mo, FPGA se pi plis apwopriye pou baskile estrikti rich, pandan y ap CPLD se pi apwopriye pou baskile limite ak estrikti pwodwi tèm rich.
• Estrikti routage kontinyèl nan CPLD detèmine ke reta distribisyon li se inifòm ak previzib, pandan y ap estrikti nan routage segmenté nan FPGA detèmine ke reta li se enprevizib.
• FPGA gen plis fleksibilite pase CPLD nan pwogramasyon.
• CPLD pwograme pa modifye fonksyon lojik yon sikwi fiks entèn, pandan y ap FPGA pwograme pa chanje fil elektrik koneksyon entèn la.
• Fpgas ka pwograme anba pòtay lojik, pandan y ap CPLDS yo pwograme anba blòk lojik.
• FPGA se plis entegre pase CPLD e li gen estrikti fil elektrik pi konplèks ak aplikasyon lojik.

An jeneral, konsomasyon pouvwa a nan CPLD se pi gwo pase sa yo ki nan FPGA, ak pi wo degre nan entegrasyon, pi evidan an.