XC7Z007S-1CLG225I IC SOC CORTEX-A9 667MHZ 225BGA konpozan elektwonik ic chips sikui entegre pwòp stock BOM Sèvis

Atribi pwodwi

Lachin apwouve akizisyon AMD nan Xilinx ak 5 kondisyon!

27 oktòb 2020, AMD te anonse ke li pral achte Xilinx (Xilinx) pou 35 milya dola ameriken nan yon kontra tout aksyon.Kontra a, pandan ke yo apwouve unaniment pa konsèy yo nan direktè yo nan tou de pati yo, toujou bezwen apwouve pa aksyonè nan tou de pati yo, ak apwobasyon regilasyon nan divès peyi, ki gen ladan, nan kou, Lachin.

Dènyèman, Biwo Anti-Monopoli nan Administrasyon Eta Lachin nan Sipèvizyon Mache ak Administrasyon te anonse desizyon an pou apwouve revizyon anti-monopoli nan akizisyon de yon mennen nan Xilinx pa Chaowei Semiconductor Corporation ak kondisyon restriksyon adisyonèl ("Anons lan"), apwouve. akizisyon de Xilinx pa AMD ak netwaye obstak final la regilasyon pou akizisyon an.

Dapre Anons la, apre yon ane nan resevwa deklarasyon an anti-monopoli nan konsantrasyon operatè nan ka akizisyon AMD a nan Xilinx sou 19 janvye 2021, epi ranpli ka a apre aplikan an konplete materyèl deklarasyon li yo, Administrasyon Jeneral la nan Règleman sou mache. (GAMR) deside apwouve ka a ak kondisyon restriksyon.

Fizyon yo pèmèt, men pa gen okenn lavant pakèt oswa diskriminasyon kont kliyan Chinwa

Li enpòtan pou w konprann ke akizisyon ak operasyon transfontyè mande pou apwobasyon regilasyon nan men plizyè regilatè mache kle atravè mond lan.Précédemment, Etazini, UK, ak Inyon Ewopeyen an te deja otorize akizisyon an, e kounye a, Lachin te apwouve ka a, sa vle di ke AMD yo pral kapab ranpli plan akizisyon li yo nan premye sezon 2022.

Li ta dwe remake, sepandan, ke apwobasyon an nan akizisyon AMD a nan Xilinx pa Chinwa Administrasyon Jeneral la nan Règleman sou mache vini ak kondisyon restriksyon adisyonèl, ki egzije tou de pati nan tranzaksyon an ak antite nan apre konsantrasyon satisfè obligasyon sa yo.

(i) Lè yo vann CPU SuperPower, GPU SuperPower, ak Celeris FPGA sou mache a nan Lachin, yo pa dwe nan okenn fason fòse lavant mare oswa tache nenpòt lòt kondisyon komès ki pa rezonab;yo pa dwe anpeche oswa mete restriksyon sou kliyan yo achte oswa itilize pwodwi ki anwo yo endividyèlman;epi yo pa dwe fè diskriminasyon kont kliyan ki achte pwodwi ki anwo yo endividyèlman an tèm de nivo sèvis, pri, karakteristik lojisyèl, elatriye.

(b) Plis ankouraje koperasyon ki enpòtan ki baze sou koperasyon ki egziste deja ak antrepriz nan peyi Lachin epi kontinye bay Chaowei CPU, Chaowei GPU, Xilinx FPGA, ak lojisyèl ki gen rapò ak akseswa nan mache a nan Lachin swiv prensip yo nan jistis, rezonab, ak non- diskriminasyon.

(iii) Asire fleksibilite ak pwogramasyon Xilinx FPGA yo, kontinye devlope ak asire disponiblite liy pwodwi Xilinx FPGA yo, epi asire ke li devlope nan yon fason konpatib ak prosesè ki baze sou ARM ak akò ak plan Xilinx anvan Tranzaksyon an. .

(iv) kontinye asire entèoperabilite Chaowei CPU, Chaowei GPU ak Celeris FPGA vann nan mache a nan Lachin ak CPU twazyèm pati, GPU ak FPGA;nivo entèoperabilite ki anwo a pa dwe pi ba pase nivo entèoperabilite Chaowei CPUs, Chaowei GPUs ak Celeris FPGAs;enfòmasyon, karakteristik, ak echantiyon ki gen rapò ak ajou entèoperabilite a dwe bay twazyèm pati a nan 90 jou apre amelyorasyon CPU, GPU, ak manifakti FPGA yo.

(v) Pran mezi pou pwoteje enfòmasyon twazyèm pati manifakti CPU, GPU, ak FPGA yo epi antre nan akò konfidansyalite ak manifaktirè twazyèm pati CPU, GPU ak FPGA yo;Sere enfòmasyon konfidansyèl manifaktirè twazyèm pati CPU, GPU, ak FPGA yo nan sistèm pyès ki nan konpitè separe ak mityèlman eksklizif.