Atribi pwodwi

Dokiman & Medya

Klasifikasyon anviwònman ak ekspòtasyon

MAX™ CPLD Seri

Seri Altera MAX™ konplèks pwogram lojik aparèy (CPLD) bay ou ak pi ba pouvwa a, pi ba pri CPLD yo.MAX V CPLD fanmi, fanmi an dernye nan seri a CPLD, delivre pi bon valè mache a.Prezante yon achitekti inik, ki pa temèt ak youn nan pi gwo dansite CPLD endistri a, aparèy MAX V bay nouvo karakteristik solid ak pi ba pouvwa total konpare ak CPLD konpetitif.Fanmi MAX II CPLD, ki baze sou menm achitekti inogirasyon an, bay pouvwa ki ba ak pri ki ba pou chak pin I/O.MAX II CPLD yo se enstantane-on, aparèy ki pa temèt ki vize jeneral-bi, lojik ba-dansite ak aplikasyon pòtab, tankou konsepsyon appareil selilè.Zewo pouvwa MAX IIZ CPLD yo ofri menm avantaj ki pa temèt ak enstantane yo jwenn nan fanmi MAX II CPLD yo epi yo aplikab nan yon pakèt fonksyon.Manifaktire sou yon pwosesis CMOS avanse 0.30-µm, fanmi MAX 3000A CPLD ki baze sou EEPROM bay kapasite enstantane epi li ofri dansite soti nan 32 a 512 makroselil.

MAX® V CPLD yo

Altera MAX® V CPLD yo bay pi bon valè endistri a nan pri ki ba, CPLD ki ba pouvwa, ki ofri nouvo karakteristik solid ak jiska 50% pi ba pouvwa total lè yo konpare ak CPLD konpetitif.Altera MAX V prezante tou yon achitekti inik, ki pa temèt ak youn nan pi gwo CPLD dansite nan endistri a.Anplis de sa, MAX V a entegre anpil fonksyon ki te deja ekstèn, tankou flash, RAM, osilateur, ak faz-bloke bouk, epi nan anpil ka, li delivre plis I / O ak lojik pou chak anprint nan menm pri ak CPLD konpetitif. .MAX V a itilize teknoloji anbalaj vèt, ak pakè osi piti ke 20 mm2.MAX V CPLD yo sipòte pa Quartus II® Software v.10.1, ki pèmèt amelyorasyon pwodiktivite sa ki lakòz simulation pi vit, pi vit tablo pote moute, ak pi vit fèmen distribisyon.

Ki sa ki se yon CPLD (Aparèy lojik pwogramasyon konplèks) 

Teknoloji enfòmasyon, entènèt la, ak chips elektwonik sèvi kòm fondasyon laj modèn dijital la.Prèske tout teknoloji modèn dwe egzistans yo nan elektwonik, soti nan entènèt la ak kominikasyon selilè nan òdinatè ak serveurs.Elektwonik se yon jaden vas akanpil sous-branch.Atik sa a pral anseye w sou yon aparèy elektwonik dijital esansyèl ke yo rekonèt kòm CPLD (Aparèy lojik pwogramasyon konplèks).

Evolisyon nan elektwonik dijital

Elektwonikse yon jaden konplèks ak dè milye de aparèy elektwonik ak konpozan nan egzistans.Sepandan, an jeneral, aparèy elektwonik yo nan de kategori prensipal:analòg ak dijital.

Nan kòmansman teknoloji elektwonik yo, sikui yo te analogue, tankou son, limyè, vòltaj, ak kouran.Sepandan, enjenyè elektwonik byento te dekouvri ke sikui analòg yo trè konplèks nan konsepsyon ak chè.Demann pou pèfòmans rapid ak tan rapid vire mennen nan devlopman elektwonik dijital.Jodi a prèske tout aparèy informatique ki egziste enkòpore ICs dijital ak processeurs.Nan mond lan nan elektwonik, sistèm dijital yo te kounye a konplètman ranplase elektwonik analòg akòz pri ki pi ba yo, bri ki ba, pi bon.entegrite siyal, pèfòmans siperyè, ak pi ba konpleksite.

Kontrèman ak yon kantite enfini nan nivo done nan yon siyal analòg, yon siyal dijital sèlman konsiste de de nivo lojik (1s ak 0s).

Kalite Aparèy Elektwonik dijital

Aparèy elektwonik dijital bonè yo te pito senp epi yo te fèt sèlman nan yon ti ponyen nan pòtay lojik.Sepandan, sou tan, konpleksite nan sikui dijital ogmante konsa, pwogramasyon te vin tounen yon karakteristik enpòtan nan aparèy modèn kontwòl dijital.De diferan klas aparèy dijital parèt pou bay pwogramasyon.Premye klas la te fèt nan konsepsyon pyès ki nan konpitè fiks ak lojisyèl reprogrammable.Egzanp aparèy sa yo enkli mikwo-kontwolè ak mikro-pwosesè.Dezyèm klas aparèy dijital la prezante pyès ki nan konpitè reconfigurable pou reyalize konsepsyon sikwi lojik fleksib.Egzanp aparèy sa yo enkli FPGA, SPLD, ak CPLD.

Yon chip mikrokontwolè gen yon kous fiks lojik dijital ki pa ka modifye.Sepandan, pwogramasyon reyalize pa chanje lojisyèl / firmwèr ki kouri sou chip mikrokontwolè a.Okontrè, yon PLD (aparèy lojik pwogramasyon) konsiste de selil lojik miltip ki gen entèkoneksyon yo ka configuré lè l sèvi avèk yon HDL (langaj deskripsyon pyès ki nan konpitè).Se poutèt sa, anpil sikui lojik ka reyalize lè l sèvi avèk yon PLD.Akòz sa a, pèfòmans ak vitès PLD yo jeneralman siperyè ak sa yo ki nan mikrokontwolè ak mikropwosesè.PLD yo bay konsèpteur sikwi yo yon pi gwo degre libète ak fleksibilite.

Sikui entegre yo vle di pou kontwòl dijital ak pwosesis siyal anjeneral konpoze de processeur, sikwi lojik, ak memwa.Chak nan modil sa yo ka reyalize lè l sèvi avèk diferan teknoloji.

Entwodiksyon nan CPLD

Kòm diskite pi bonè, plizyè diferan kalite PLDs (aparèy lojik pwogramasyon) egziste, tankou FPGA, CPLD, ak SPLD.Diferans prensipal ant aparèy sa yo se nan konpleksite sikwi ak kantite selil lojik ki disponib yo.Yon SPLD anjeneral konsiste de kèk santèn pòtay, tandiske yon CPLD konsiste de kèk mil pòtay lojik.

An tèm de konpleksite, CPLD (konplèks aparèy lojik pwogramasyon) manti ant SPLD (senp aparèy lojik pwogramasyon) ak FPGA e konsa, eritye karakteristik nan tou de aparèy sa yo.CPLD yo pi konplèks pase SPLD yo men mwens konplèks pase FPGA yo.

SPLD ki pi itilize yo gen ladan PAL (lojik etalaj pwogramasyon), PLA (etalaj lojik pwogramasyon), ak GAL (lojik etalaj jenerik).PLA konsiste de yon avyon AND ak yon avyon OR.Pwogram deskripsyon pyès ki nan konpitè defini entèkoneksyon avyon sa yo.

PAL se byen menm jan ak PLA sepandan, gen sèlman yon plan pwogramasyon olye de de (AK avyon).Lè yo fikse yon sèl avyon, konpleksite pyès ki nan konpitè diminye.Sepandan, benefis sa a reyalize nan pri fleksibilite.

CPLD Achitekti

CPLD ka konsidere kòm yon evolisyon nan PAL epi li konsiste de plizyè estrikti PAL ke yo rekonèt kòm macrocells.Nan pake CPLD a, tout broch opinyon yo disponib nan chak macrocell, tandiske chak macrocell gen yon broch pwodiksyon dedye.

Soti nan dyagram nan blòk, nou ka wè ke yon CPLD konsiste de makroselil miltip oswa blòk fonksyon.Makroselil yo konekte atravè yon entèkoneksyon pwogramab, ki rele tou GIM (matrice entèkoneksyon mondyal).Lè w rekonfigirasyon GIM la, diferan sikui lojik ka reyalize.CPLD yo kominike avèk mond ekstèn yo itilize I/O dijital.

Diferans ant CPLD ak FPGA

Nan dènye ane yo, FPGA yo te vin trè popilè nan konsepsyon sistèm dijital pwogramasyon.Gen anpil resanblans ak diferans ki genyen ant CPLD ak FPGA.Kòm pou resanblans, tou de se aparèy lojik pwogramasyon ki fòme ak etalaj pòtay lojik.Tou de aparèy yo pwograme lè l sèvi avèk HDL tankou Verilog HDL oswa VHDL.

Premye diferans ki genyen ant CPLD ak FPGA se nan kantite pòtay yo.Yon CPLD gen kèk milye pòtay lojik, tandiske kantite pòtay nan yon FPGA ka rive jwenn dè milyon.Se poutèt sa, sikui konplèks ak sistèm yo ka reyalize lè l sèvi avèk FPGAs.Dezavantaj nan konpleksite sa a se yon pri ki pi wo.Pakonsekan, CPLD yo pi apwopriye pou aplikasyon mwens konplèks.

Yon lòt diferans kle ant de aparèy sa yo se ke CPLD yo prezante yon EEPROM ki pa temèt (elektrik efase memwa aksè o aza pwogramasyon), tandiske FPGA yo prezante yon memwa temèt.Akòz sa a, yon CPLD ka kenbe sa ki nan li yo menm lè yo etenn, pandan ke yon FPGA pa ka kenbe kontni li yo.Anplis, akòz bati-an memwa ki pa temèt, yon CPLD ka kòmanse opere imedyatman apre pouvwa-up.Pifò FPGA yo, nan lòt men an, mande pou yon ti kouran soti nan yon memwa ekstèn ki pa temèt pou kòmanse.

An tèm de pèfòmans, FPGA yo gen yon reta pwosesis siyal enprevizib akòz achitekti trè konplèks konbine avèk pwogram koutim itilizatè a.Nan CPLD, reta pin-a-pin siyifikativman pi piti akòz achitekti ki pi senp.Reta pwosesis siyal la se yon konsiderasyon enpòtan nan konsepsyon aplikasyon sekirite-kritik ak entegre aplikasyon an tan reyèl.

Akòz pi wo frekans fonksyònman ak operasyon lojik pi konplèks, kèk FPGA ka konsome plis pouvwa pase CPLD yo.Kidonk, jesyon tèmik se yon konsiderasyon enpòtan nan sistèm FPGA ki baze sou.Akòz rezon sa a, sistèm ki baze sou FPGA souvan anplwaye koule chalè ak fanatik refwadisman epi yo bezwen pi gwo, pi konplèks ekipman pou pouvwa ak rezo distribisyon.

Soti nan yon pwen de vi sekirite enfòmasyon, CPLD yo pi an sekirite kòm memwa a bati nan chip nan tèt li.Okontrè, pifò FPGA mande pou memwa ekstèn ki pa temèt, ki kapab yon menas sekirite done.Malgre ke algorithm chifreman done yo nan FPGA, CPLD yo natirèlman pi an sekirite an konparezon ak FPGA.

Aplikasyon CPLD

CPLD jwenn aplikasyon yo nan anpil konpleksite ki ba-a-mwayen kontwòl dijital ak sikui pwosesis siyal.Kèk nan aplikasyon enpòtan yo enkli:

1. CPLD yo ka itilize kòm bootloader pou FPGA ak lòt sistèm pwogramasyon.
2. CPLD yo souvan itilize kòm dekodeur adrès ak machin leta koutim nan sistèm dijital.
3. Akòz ti gwosè yo ak konsomasyon pouvwa ki ba, CPLD yo ideyal pou itilize nan pòtab akpòtatifaparèy dijital.
4. CPLD yo itilize tou nan aplikasyon pou kontwòl sekirite.