order_bg

pwodwi yo

Eleman elektwonik XCVU13P-2FLGA2577I Ic Chips sikui entegre IC FPGA 448 I/O 2577FCBGA

deskripsyon kout:


Pwodwi detay

Tags pwodwi

Atribi pwodwi

TIP DESKRIPSYON
Kategori Sikwi entegre (IC)

Embedded

FPGAs (Field Programmable Gate Array)

Mfr AMD Xilinx
Seri Virtex® UltraScale+™
Pake Plato
Pake estanda 1
Estati pwodwi Aktif
Kantite LAB/CLB 216000
Kantite Eleman Lojik/Selil 3780000
Total Bits RAM 514867200
Kantite I/O 448
Voltage - Pwovizyon pou 0.825V ~ 0.876V
Kalite aliye Sifas mòn
Tanperati Fonksyònman -40°C ~ 100°C (TJ)
Pake / Ka 2577-BBGA, FCBGA
Pake Aparèy Founisè 2577-FCBGA (52.5 × 52.5)
Nimewo pwodwi de baz XCVU13

Aparèy sekirite yo kontinye evolye

Pwochen jenerasyon aplikasyon sekirite rezo a ap kontinye evolye ak sibi yon chanjman achitekti soti nan backup nan aplikasyon an liy.Avèk kòmansman deplwaman 5G ak ogmantasyon eksponansyèl nan kantite aparèy konekte, gen yon bezwen ijan pou òganizasyon yo revize ak modifye achitekti yo itilize pou aplikasyon sekirite yo.Debi 5G ak kondisyon latansi yo ap transfòme rezo aksè, pandan y ap mande sekirite adisyonèl.Evolisyon sa a ap mennen chanjman sa yo nan sekirite rezo a.

1. pi wo L2 (MACSec) ak L3 sekirite débits.

2. bezwen pou analiz politik ki baze sou bò kwen/aksè

3. sekirite ki baze sou aplikasyon ki mande pi wo debi ak koneksyon.

4. itilizasyon AI ak aprantisaj machin pou analiz prediksyon ak idantifikasyon malveyan

5. aplikasyon an nan nouvo algoritm kriptografik kondwi devlopman nan kriptografi pòs-quantum (QPC).

Ansanm ak kondisyon ki anwo yo, teknoloji rezo tankou SD-WAN ak 5G-UPF yo de pli zan pli adopte, ki mande pou aplikasyon rezo tranche, plis chanèl VPN, ak pi fon klasifikasyon pake.Nan jenerasyon aktyèl la nan aplikasyon sekirite rezo a, pifò sekirite aplikasyon yo okipe lè l sèvi avèk lojisyèl ki kouri sou CPU a.Pandan ke pèfòmans CPU te ogmante an tèm de kantite nwayo ak pouvwa pwosesis, kondisyon yo ki ogmante debi toujou pa ka rezoud pa yon aplikasyon lojisyèl pi bon kalite.

Kondisyon sekirite aplikasyon ki baze sou politik yo toujou ap chanje, kidonk pifò solisyon ki disponib nan etajè a ka sèlman okipe yon seri fiks nan tèt trafik ak pwotokòl chifreman.Akòz limit sa yo nan lojisyèl ak aplikasyon fiks ki baze sou ASIC, kenkayri pwogramasyon ak fleksib bay solisyon pafè a pou aplike sekirite aplikasyon ki baze sou politik ak rezoud defi yo latansi nan lòt achitekti ki baze sou NPU pwogramasyon.

SoC fleksib la gen yon koòdone rezo konplètman di, IP kriptografik, ak lojik pwogramasyon ak memwa pou aplike dè milyon de règleman politik atravè pwosesis aplikasyon eta tankou TLS ak motè rechèch ekspresyon regilye.

Aparèy adaptasyon yo se chwa ideyal la

Sèvi ak aparèy Xilinx nan aparèy sekirite pwochen jenerasyon pa sèlman adrese pwoblèm debi ak latansi, men lòt benefis yo enkli pèmèt nouvo teknoloji tankou modèl aprantisaj machin, Secure Access Service Edge (SASE), ak chifreman pòs-quantum.

Aparèy Xilinx bay platfòm ideyal pou akselerasyon pyès ki nan konpitè pou teknoloji sa yo, paske kondisyon pèfòmans yo pa ka satisfè ak aplikasyon lojisyèl sèlman.Xilinx ap kontinye devlope ak amelyore IP, zouti, lojisyèl, ak desen referans pou solisyon sekirite rezo ki deja egziste ak pwochen jenerasyon.

Anplis de sa, aparèy Xilinx yo ofri achitekti memwa ki mennen nan endistri ak klasifikasyon koule IP rechèch mou, sa ki fè yo pi bon chwa pou sekirite rezo ak aplikasyon pare-feu.

Sèvi ak FPGA kòm processeur trafik pou sekirite rezo a

Trafik pou ale ak pou soti nan aparèy sekirite (pare-feu) yo ankripte nan plizyè nivo, epi L2 chifreman/dekripte (MACSec) trete nan kouch lyen (L2) nœuds rezo (switch ak routeurs).Pwosesis pi lwen pase L2 (kouch MAC) anjeneral gen ladan parsing pi fon, dechifre tinèl L3 (IPSec), ak trafik SSL chiffres ak trafik TCP/UDP.Pwosesis pake enplike nan analiz ak klasifikasyon nan pake fèk ap rantre ak pwosesis la nan komèsan trafik gwo (1-20M) ak gwo debi (25-400Gb / s).

Akòz gwo kantite resous enfòmatik (nwayo) ki nesesè yo, NPU yo ka itilize pou pwosesis pake vitès relativman pi wo, men latansi ki ba, pwosesis sikilasyon wo-pèfòmans pa posib paske trafik yo trete lè l sèvi avèk nwayo MIPS/RISC ak orè debaz sa yo. baze sou disponiblite yo difisil.Itilizasyon aparèy sekirite ki baze sou FPGA ka efektivman elimine limit sa yo nan CPU ak achitekti ki baze sou NPU.


  • Previous:
  • Pwochen:

  • Ekri mesaj ou la a epi voye l ba nou